注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

扫描电子显微镜

Scanning Electron Microscope

 
 
 
 
 

日志

 
 

CMOS上的III-V族纳米线是下一代5G通讯的希望  

2016-03-09 10:32:11|  分类: 默认分类 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
为了满足未来第五代(5G)通讯和雷达系统各自的更宽的带宽和更高的图像分辨率需要,在欧盟,一个470万美元规划目的是在标准CMOS上将III-V晶体管通道合并。被称作“为下一代高性能CMOS SoC技术,III-V族化合物纳米线半导体一体化。”。该项目由IBM(瑞士),夫琅和费应用固体物理研究中心(IAF 德国),LETI(法国),兰德大学(瑞典),格拉斯哥大学(英国),廷德尔国家研究所
对规划项目,将有两个阶段由IBM和兰德大学领导,IBM专注于将传统晶体管和III-V通道在平面中集成的原型设计,而兰德大学将负责研究垂直的III-V晶体管通道可行性。
“首先,合作伙伴们将一起决定是水平还是垂直的晶体管技术原型最有前途。” IBM科学家 Lukas Czomomaz说。“然后,我们将携手共进,在三年规划的最后提供一个射频 RF 测试电路,比如一个功率放大器。”
III-V nanowires on CMOS target next-gen 5G, radar systems - 驰奔电镜 - -扫描电子显微镜视界-
图1:使用IBM的模板辅助选择性外延制造的单晶结构的扫描电镜图像。贵的颜色是绿色,III-V半导体是红色(来源:IBM )

IBM相信它们的平面方法将有用,因为去年题目为“IBM科学家已经实现14nm以下呈现III-V外延生长和集成”的文章,已经显示14nm以下的可行性。
IBM的处理过程工作方式是通过他们所谓的“模板辅助选择性外延。他们在他们想要III-V晶体管通道的地方生长氧化物纳米线,最终在成为一个在硅基上的CMOS共存III-V自对准双栅极场效应晶体管的前栅极。然后他们用III-V材料涂覆纳米线,从而它和基体只有纳米或者埃级尺度的接触面积。最后,他们从镀上的III-V纳米线里面去掉氧化物,因此导致在完全正确的位置,一个III-V纳米管晶体管通道形成。
III-V nanowires on CMOS target next-gen 5G, radar systems - 驰奔电镜 - -扫描电子显微镜视界-
 图2:使用IBM的技术,在硅上集成的III-V剖面 透射电镜图。(a). The high number of defects in the seed region (b,c) consist of stacking faults, but away from the seed, a perfect lattice structure is observed with an eight per cent mismatch to silicon resulting a fully relaxed III-V (d,e). (Source: IBM, used by permission)

IBM预测,毫米波射频性能比当前的具有低得多的功耗,不仅促进5G发展,而且会促进重新认知计算机,下一代智联网和支持他们的云计算平台。

Insight is funded under the E.U.'s Horizon 2020 Programme for Research and Development (grant number 688784).

- R. Colin Johnson
  EE Times
  评论这张
 
阅读(168)| 评论(0)
推荐

历史上的今天

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017